标准冯·诺依曼 DSP 架构需要 256 个周期才能完成 256 抽头 FIR 滤波器,而 Xilinx FPGA 可在单个时钟周期内获得相同的结果。
这种大规模的并行性转化为卓越的 DSP 性能水平:
-
22 亿万亿次定点性能
-
7.3 单精度浮点的太压路虎
-
11 亿次浮点数,用于半精度浮点
Xilinx DSP 解决方案包括芯片、IP、参考设计、开发板、工具、文档和培训,可在广泛的市场中实现广泛的应用,包括但不限于无线通信、数据中心以及航空航天和国防。
各种工具流可用于不同的使用模型和不同级别的设计抽象:
硬件设计人员可以设计:
习惯于使用 C/C++ 进行开发的软件开发人员可以使用以下方法进行设计:
系统架构师可以通过以下方式快速评估新算法: